Статья

В работе описана конструкция конфигурируемого процессорного ядра на основе архитектуры RISC-V. Разработанное процессорное ядро основано на базовом наборе команд RV32I. Процессор нацелен на применение в составе заказных микросхем и систем на кристалле для управления цифровыми и аналоговыми блоками, входящими в состав микросхем. В качестве расширений архитектуры могут быть выбраны поддержка сжатых команд, целочисленного умножения и деления, а также могут быть добавлены блоки предсказания переходов и поддержки кэш-памяти. Рассмотрен выбор оптимальной конфигурации процессора в зависимости от выполняемой задачи, а также требований к производительности и занимаемой площади на кристалле. Проведён логический синтез системы на основе разработанного процессора, а также произведена оценка её производительности с помощью теста CoreMark.